我要投搞

标签云

收藏小站

爱尚经典语录、名言、句子、散文、日志、唯美图片

当前位置:761棋牌 > 地面遥测装置 >

基于FPGA 和DDS技术的扩频调相信号发生器的设计

归档日期:07-15       文本归类:地面遥测装置      文章编辑:爱尚语录

  军民两用技术与产品2006 10 文章编号:1009-8119 (2006)10-0046-02 北京100081 提出一种基于FPGA和DDS技术的扩频调相信号发生器的设计方案,用以模拟产生中频扩频调相信 号,并模拟无线通信信道特性,包括噪声特性、多普勒效应及功率特性。该信号发生器具有设计灵活、仿真度高 的特点,可作为一种通用扩频信号源使用。 关键词 扩频,FPGA ,DDS,信道模拟 SpreadSpectrum Phase-modulated SignalSim ulator Based DDSTechnique Liu Peng (Dept.ofElectronic Engineering,Beijing Institute ofTechnology 100081) Abstract articleintroduces designofa spread spectrum phase-modulated signalsim ulator based DDStechnique.Itsdesigned generatespread spectrum phase-m odulated signals atm edium frequency,and sim ulate wirelesscom unicationchannel, including noise, Doppler frequency -shift powercharacteristic.Its sm artand close reality,whichcan generalspreadspectrum signalsource. Keyw ords Spread spectrum ,FPGA ,DDS,Com unicationchannelsim ulation 基于FPGA DDS技术的 扩频调相信号发生器的设计 扩展频谱通信(SpreadSpectrum Com unication)简称扩频通信,具有抗干扰能力强、截获概率低、可码分多址、 距离分辨力高等特点。因此,扩频通信技术发展非常迅速, 特别是在军事通信领域,得到广泛应用。 本文所要设计的扩频信号发生器采用直接序列(DS) 扩频。直接序列扩频,就是直接用具有高码率的扩频码序 列去扩展信号的频谱。扩频码序列多采用伪随机码,也称 为伪噪声(PN)码序列。直接序列扩频通信具有信号谱密 度低、保密性好、抗干扰能力强、抗多径衰落、易于组网 等优点,在军事通信和民用通信领域都得到了广泛的应用, 尤其适合于恶劣环境下的低速数据或话音传输。 FPGA 选用Xilinx公司的VirtexII系列器件 DDS选用 AD9952。AD9952基于1.8V 工作电压,内部集成14位DAC, 具有32位频率控制字,稳定输出频率可高达160MHz。 系统组成如图1所示,该信号发生器主要由基带处理与载波调制 两部分组成,嵌入式PC 起主控作用。 2.1 基带处理 基带处理是整个系统的关键部分,包括卷积编码、扩 频调制和成形滤波。基带处理首先对由FPGA 产生的测试数 据进行卷积编码,卷积编码参数为(2,1,7),经卷积编 码后,测试数据变为正交的I、Q 两路数据,每一路数据的 速率与测试数据速率相同 在FPGA程序中定义两组独立的 PN 码,一组为PN ,根据系统要求,扩频码的长度为255。用这两组PN 码分别对I、Q 两路数据进行扩频 信号发生器系统组成FPGA 产生测试数据 卷积编码、 扩频调制、 成形滤波 矢量合成 正交调制 数控衰减 提取噪声嵌入式 PC 液晶显示器 键盘 产生多 径衰落 学术论文 EN46 2006 10 军民两用技术与产品 计算得到采用MRE方法比3- 指针偶回溯法的延时缩短了1/ 3,这主要是因为MRE 省略了回溯读操作从而减少了译码 延时。通过计算时延的公式还可以发现,改变MRE 方法中 的存储块数,可以实现时延和存储空间之间的交换。在 对实时要求很高的场合,可以通过增加MRE 结构中的块 数来减小时延,而且付出的代价相对回溯法要小得多。回 溯法虽然也可以通过增加存储块数来缩短时延,但效果不如 MRE 方法好,而且还会因为指针数的增加带来硬件实现的复杂 通过上面分析可知MRE方法相对回溯法不仅占用的存储空 间比较小,硬件实现简单而且大大缩短了译码延迟。但MRE 法中由于存在寄存器交换,MRE方法耗费的硬件资源比回溯法 相对要多 MRE方法不失为一种较好的幸存路径存储管理方法 .Orndorfet al. Viterbi Decoder VLSI Integrated Circuit BitError Correction .RockwellInternational California92803 Jae-SunHan Tae-JinKim ChanhoLee. High Perform ance Viterbi Decoder Using Modified Register Exchange Methods 2004International Sym posium Systems,2004;5 (3):23 GennadyFeygin,P.G.Gulak.ArchitecturalTradeoffs SurvivorSequence Mem ory Managem ent ViterbiDecoder[J] IEEETransactionson Com 调制。PN码也可以由键盘输入到嵌入式PC,再由嵌入式PC 传给FPGA 两路数据经扩频调制后,已扩数据速率为测试数据的255倍,与之相应,带宽也为测试数据的255倍。 为了限带和抗码间干扰,对扩频信号进行成形滤波,采用 升余弦滚降滤波,滚降系数为0.3。 2.2 载波调制 载波调制选用BPSK 。由于有I、Q 两路数据,并且它们 分别用不同的扩频码进行调制,这两路数据的载波调制也 分开进行,每路数据相当于进行独立的BPSK 载波调制选用直接数字频率合成器AD9952。AD9952内置14位数模转换器,AD9952的可编程4 20倍参考时钟倍频器电路可以用较低频率的外部参考时钟,而在内部产生一 个高达400MHz的时钟,可产生两路正交的高达160MHz的输 出。其输出频率为 f0= (FTW )(fs 31fs fs为DDS的系统时钟,FTW 为DDS的频率控制字。 FPGA 接收嵌入式PC的频率控制字,再由FPGA 写入DDS 信噪比控制模拟器可在输出信号中加入窄带高斯白噪声,并对输 出信号信噪比进行控制。 高斯白噪声数据由m atlab产生。首先产生[0,2 间内均匀分布的随机数θ,然后利用公式(1)产生具有单 位振幅的随机相位矢量的实分量和虚分量。 c=cos 再产生一组在(0,1)区间上均匀分布的随机数u,利用公式(2)产生均值为1,幅度分布为指数分布的随机数 最后利用公式(4)产生两个正交的高斯分布的伪随机数作为高斯白噪声 g1、gQ 将这些数据存入FPGA内的Blockram 里,由于存入的数 据个数有限,导致输出的噪声相关周期(重复周期)过短。 可以通过增加数据个数来增加噪声相关周期,但相关周期 增加一倍,所消耗的Blockram 资源相应增加一倍,要得到相 关周期足够长的噪声,就需要消耗大量的Blockram 资源。为 解决这个问题,采用地址随机读取ram 的方式,即ram 地址 是随机变化的,从而ram 地址的变化周期即为噪声相关周 期。该信号发生器中,在Blockram 里存入8192组噪声数据, ram 地址为13位。再由FPGA 产生34级的PN 序列,先以PN 列的第1到第13位作为ram地址提取噪声数据,再以PN 序列 的第2到第14位作为ram 地址,依次递推,从而噪声相关周 34-1,周期已足够长,满足设计要求。 将噪声数据读出后,在矢量迭加器中将噪声数据与信 号数据叠加,即Sout(i)= (i),通过调整信号与噪声的叠加系数和,来控制输出信号的信噪比。 输出功率控制该信号发生器的输出信号的功率可变,功率动态范围 为-50dbm 0dbm,该功能由数控衰减器实现。数控衰减器 有6个控制位,步进为1,最大可对信号衰减63dB。 上述基于FPGA和DDS技术的扩频调相信号发生器已在 实际中得到应用 该信号发生器虽然是为某一通信系统设计的,但可作为一种通用扩频信号源使用。 参考文献 北京理工大学出版社,1999;8 米切尔.雷达系统模拟.北京:科学出版社,1982 EN47

本文链接:http://paulturtle.com/dimianyaocezhuangzhi/208.html